首頁>計畫成果專區>先進CMOS 的系統晶片可適性設計技術(III)

計畫名稱:先進CMOS 的系統晶片可適性設計技術(III)

申請機構:智原科技股份有限公司

學研機構:國立中正大學

計畫執行期程:106/05/01~107/04/30

計畫摘要

  智原科技及中正大學與清華大學兩校跨校團隊在過去已產出數項尖端的研究成果且應用在智原公司的產品上,其代表作如「3MPCA」、「High-Performance Single Core CPU」,乃至「PVTJ-Aware Multi-Core CPU」。三方團隊進一步規劃三年的「先進CMOS的系統晶片可適性設計技術」計畫,而本計畫邁入第三年計畫。
  以「持續將已開發之技術落實於產品」為計畫重點,並搭配其他必要之新技術開發工作,106年度計畫一方面延續105年度計畫並規劃持續進行基礎及先進設計平台、時脈抖動量測電路、效能感測器研究,另一方面將研發工作朝向IoT (物聯網)領域發展。