首頁>計畫成果專區>先進CMOS的系統晶片可適性設計技術

計畫名稱:先進CMOS的系統晶片可適性設計技術

申請機構:智原科技股份有限公司

學研機構:國立中正大學

計畫執行期程:104/05/01~105/04/30

計畫摘要
過去12年智原科技股份有限公司和中正-清華跨校研究團隊一直保持密切的合作關係,並已成功產出數項尖端的研究成果,且實際應用在智原公司的產品開發上,「3MPCA」1的技術與「High-Performance Single Core CPU」至「PVTJ-Aware Multi-Core CPU」是此中的代表作。正因為多年來合作的默契與良好的成果,更促成了智原與中正-清華跨校團隊進一步規畫未來三年”Adaptive Design Technologies for SoC in Advanced CMOS”研發規劃。 在前三年的「PVTJ-Aware Multi-Core CPU」計畫中,除了智原科技已完成多顆高階CPU設計與驗證外,中正-清華跨校團隊也已完成了下列成果:(1)90nm/40nm/28nm之溫度感測器的下線與量測;(2)在28nm完成基於ODTS之Performance Monitor之下線與量測;(3)VMMS(Variation Monitoring VMMS(Variation Monitoring and Management System) 系統整合設計與 28n m內建式時脈抖動量測電路設計 。 在前述基礎上,我們遵照過去計劃評審委員之建議,本期計畫重點不在論文之產出,而會以”逐步將已開發之技術落實於產品”為計畫重點,並搭配其他必要之新技術開發工作。因此新的三年計畫規畫的第一年,我們擬定三大重點工作:(1)智原公司將中正-清華跨校團隊於先前計畫中所成功開發之40nm溫度感測器整合於商品化之IC設計中;此項IC設計,已有Digital Video Recording (DVR)/Network Video Recording (NVR)客戶提出具體需求,將在本年度按照規格完成晶片設計與製作。(2)智原的28nm A389多核心SoC設計,將整合先前計畫所開發的Variation Montoring and Management System (VMMS)子系統技術,包括host interface及完整的感測器布建、晶片設計與驗證,(3)學校研發團隊進行新型Voltage Control Loop、新型對抗IR drop之temperature sensor方法、以及28nm或更先進製程之 Active Decap系統與電路設計技術研發,將包括文獻探討、電路設計、模擬及測試晶片設計等工作。 前述(1)之工作內容,主要為產品開發(Development),搭配必要之學校研發技術(Research)支援,(2)之工作內容為產品之先期設計,需要系統與子技術之R&D充分配合,(3)之工作內容為先期技術研究與探討(Research),以讓智原公司在Adaptive Design Technologies領域之技術佈建更完整。 從另一角度來說,本年度基於之前計畫研發成果,一方面公司進行28nm設計平台的開發及high-performance, low-power的設計流程技術,二方面自行開發SoC platform 與VMMS整合系統,由學校協助40nm溫度感測器之產品化相關技術支援、整合VMMS技術支援(包括VMMS與CPU系統整合、Temperature sensor之抗IR drop效益研究、內建式時脈抖動量測電路整合 ),三方面由學校主導進行Voltage Control Loop與active decap等新技術探討。期待藉由上述規劃,實現variation-aware and adaptive design flow,逐步提升智原產品競爭力。