首頁>計畫成果專區>以 1D1R 為架構的氧化鈦薄膜電阻記憶體之發展

計畫名稱:以 1D1R 為架構的氧化鈦薄膜電阻記憶體之發展

申請機構:華邦電子股份有限公司

學研機構:國立交通大學

計畫執行期程:99年10月1日至100年9月30日

計畫摘要
華邦電子股份有限公司預期在本元件結構完成量產驗證後,前三年的產值可達到一億八千五百五十萬元。另方面由於本元件製作不需高溫製程,易於施行於積體電路後段製程,因此本元件結構特別適用於內嵌應用(embedded application) 。未來將於半導體同業共同合作此項應用,大幅提升台灣產品的競爭力。