首頁>計畫成果專區>IC載板之高銅柱應用於Package-on-Package構裝技術

計畫名稱:IC載板之高銅柱應用於Package-on-Package構裝技術

申請機構:欣興電子股份有限公司新竹園區分公司

學研機構:中華大學

計畫執行期程:100年5月1日至101年4月30日

計畫摘要
該計畫所要探討的主軸是PoP其是將已完成構裝的IC 直接堆疊在另一顆封裝上,雖然有其他新的技術如Embedded/WLP/TSV…等開發中,就依產品應用仍有優勢如有效縮小基板面積、低組裝成本、可功能測試性、上下游基已建立及已在量產性的狀態如國內封裝廠日月光(ASE)、矽品(SPIL)、國外封裝廠Amkor 及Stateschippac。PoP 堆疊連接的方式的演進則由 Solder ball only(pitch 600~500um)_ Solder ball plus molding compound (pitch 500~400um)_新的連接方式如該計畫提出使用銅(pitch400~300um)。PoP 技術有許多市售產品採用,如Nokia、HTC 部分手機的晶片、Apple 平板電腦I-pad等,為國內外多家IC 設計公司(Design house)與整合元件製造商所採用。