首頁>計畫成果專區>功能驗證完整性產品之研究與開發

計畫名稱:功能驗證完整性產品之研究與開發

申請機構:思源科技股份有限公司

學研機構:國立臺灣大學

計畫執行期程:99年10月1日至100年9月30日

計畫摘要
該計畫目的在解決現今超大型積體電路在設計流程中的瓶頸,也就是如何有效的解決「驗證完整度 (Verification Closure)」的問題。透過該計畫結合思源科技股份有限公司獨步全球的硬體除錯平台「Verdi/Certitude」,以及台大電子所設計驗證實驗室在正規驗證理論上的技術與人才,進行驗證完整度流程工具的研究與開發。 在完成技術開發之後對於該公司而言,除了可以強化該公司在驗證/除錯領域的領先地位之外,亦可於產品發表後未來三年出現約7倍的年複合成長率的實際效益;而對於學研機構台大電子所設計驗證實驗室,除了可以產生在驗證領域頂尖國際會議與期刊的論文之外,更可以擴展學生的視野,讓他們的所學與世界一流的技術接軌。此外,該計畫完成開發後未來可利用的產業及可開發之產品亦相當的廣泛,可利用的產業包括晶片設計公司、IP提供公司及系統整合公司;可開發的產品包含驗證EDA環境和軟體,相信未來對提升公司產值將有非常具體之貢獻。