首頁>計畫成果專區>平行化測試圖樣產生器之研發與實現

計畫名稱:平行化測試圖樣產生器之研發與實現

申請機構:華騰科技股份有限公司

學研機構:國立臺灣大學

計畫執行期程:101年5月1日至102年4月30日

計畫摘要
該計畫著重於多核心處理器應用在自動圖樣產生器的新型演算法開發,將該演算法移植至申請單位原有的商用軟體中,移植後的軟體經過四個具有百萬闡極以上大電路(最大有4.7M gates)的測試結果顯示,已獲得預期中依核心數量增加而線性加速的執行效果,四個測試電路加速表現在最高八個核心數時皆接近四倍(4X),藉由此一股對程式執行效能的強大需求,配合該公司現有客戶群加以擴大市場的銷售管道,並且實際將該項新技術應用在客戶端,預計在未來的三年中可大幅提高該公司在ATPG的總體市場。